Automatisiertes Fahren: ZF und SiliconAuto stellen neuen I/O-Interface-Chip mit System-Mikrocontroller vor

Die Live-Demonstration basiert auf einem neuartigen I/O-Interface-Chip-Design von ZF in Kombination mit dem neuen Mikrocontroller XMotiv™ M3 von SiliconAuto als System-Controller. Die neue Chiparchitektur stellt eine Alternative zu den aktuellen monolithischen System-on-Chips (SoCs) von etablierten Anbietern dar und bietet einen skalierbaren, kosteneffizienten und leistungsstarken Ansatz für die nächste Generation des automatisierten Fahrens.

Zusammen mit SiliconAuto hat ZF eine leistungsstarke Systemlösung für Fahrerassistenzsysteme (ADAS) und automatisiertes Fahren (AD) vorgestellt. Die Lösung basiert auf einem neuen I/O-Interface-Chip, der alle erforderlichen Automobil-Sensorschnittstellen sowie dedizierte Spezialfunktionen zur Vorverarbeitung von Sensordaten wie kamerabasierte Bildsignalverarbeitung (ISP) mit geringer Latenz und integrierte Radarsignalverarbeitung umfasst. Der I/O-Interface-Chip ist eng mit dem Mikrocontroller XMotiv™ M3 von SiliconAuto gekoppelt, der als System-Controller agiert. Die Lösung ist flexibel und mit jedem Hochleistungs-Chip (SoC) kombinierbar, den der Fahrzeughersteller vorgibt. Dies wird durch standardisierte parallele Hochgeschwindigkeitsschnittstellen wie PCIe oder Ethernet ermöglicht.

Die Lösung bietet eine hohe Skalierbarkeit für Hochleistungsrechner im Automobilbereich, vom Einstiegssegment bis hin zu Premiumfahrzeugen. Außerdem reduziert sie den Stromverbrauch, indem sie die Menge an Datenübertragungen auf die DDR-Speicher (Double Data Rate) beschränkt und die Taktraten senkt. Der I/O-Interface-Chip bietet die Flexibilität, jede Generation der neuesten energiesparenden KI-Inferenzeinheiten zu unterstützen.

Der Chip wird in einem kostengünstigeren Technologieknoten hergestellt und entlastet den Hochleistungs-SoC des Fahrzeugherstellers um die rechenintensiven Sensor-Datenerfassungsaufgaben und die Vorverarbeitung der Sensordaten, um teure CPU-Leistung (Central Processing Unit) auf dem Hochleistungs-SoC einzusparen. So können sich die hochperformanten Rechenkerne des Kunden-SoCs voll und ganz auf die Wahrnehmungs- und Fahrfunktionen konzentrieren.

Die Lösung ist so konzipiert, dass der OEM für neue Fahrzeuggenerationen lediglich ein oder wenige Chips/Chiplets aktualisieren muss, ohne dass eine komplette Neuentwicklung der SoC-Lösung erforderlich ist. Dies spart signifikant Entwicklungszeit und Kosten ein.

Leistungsstarke Integration mit Mikrocontroller XMotiv™ M3 von SiliconAuto

Der I/O-Interface-Chip von ZF ist eng mit dem Mikrocontroller XMotiv™ M3 von SiliconAuto verbunden. Dieser fungiert als System-Controller und übernimmt Aufgaben wie schnellen und sicheren Systemstart, Basisdienste, Leistungssequenzierung, Taktsteuerung und Reset‑Überwachung. Dies wird durch seine Peripheriebausteine ermöglicht, die mit einer Kernfrequenz von 160 MHz arbeiten.

Flexible, skalierbare Alternative zu herkömmlichen Hochleistungs-Chips

Im Gegensatz zu herkömmlichen Lösungen ist das Design von ZF/SiliconAuto:

• Unabhängigkeit vom Hochleistungs‑SoC: Fahrzeughersteller können ihre bevorzugten Rechenplattformen über standardisierte Hochgeschwindigkeitsschnittstellen wie Ethernet, PCIe oder UCIe frei auswählen – selbst dann, wenn der eingesetzte Hochleistungs‑SoC des Kunden keine eigenen automobilen Sensorschnittstellen wie CSI‑2, LVDS, CAN, Ethernet oder LIN bereitstellt.
• Modular und aufrüstbar: Hersteller müssen nicht mehr komplette Architekturen von Hochleistungsrechnern neu entwickeln, sondern können gezielt nur die benötigten Chiplets austauschen oder aktualisieren.
• Ausgelegt für deterministisches Daten‑Streaming: Das System ermöglicht die präzise Zeitstempelung und Synchronisation sämtlicher angeschlossener Sensoren.
• Sehr energieeffizient durch optimierte DRAM/SRAM‑Strukturen und eine reduzierte Last im Datentransfer zum DDR‑Speicher.

Diese Kombination positioniert den neuen Chip als attraktive Alternative zu den aktuellen Marktführern, da er die CPU-Auslastung des Kunden SoCs reduziert, die Gesamteffizienz des Systems verbessert und einen skalierbaren Weg von ADAS-Systemen der Einstiegsklasse bis hin zum automatisierten Fahren der SAE-Stufe 4 bietet.

Auf dem Weg zu einer offenen, Chiplet-basierten Fahrzeugrechner‑Architektur

Die künftige Weiterentwicklung der Plattform zielt darauf ab, offene, standardbasierte Die‑to‑Die‑Verbindungen wie UCIe zu integrieren und den I/O‑Chip damit in ein vollständig konformes I/O‑Chiplet zu überführen. Dadurch können Automobilhersteller Rechen-, KI‑Inferenz- und I/O‑Komponenten unabhängig voneinander auswählen, integrieren und aufrüsten – und sich langfristig größtmögliche Gestaltungsfreiheit und Datensouveränität sichern.

Nachhaltigkeit und europäische technologische Souveränität

Das Projekt wurde vom Bundesministerium für Bildung, Forschung und Raumfahrt (BMFTR) im Rahmen des ZuSEKI-mobil-Programms unter der Fördernummer 16ME0895 unterstützt, mit dem Ziel, vertrauenswürdige, sichere und nachhaltige Mikroelektronik in Europa zu fördern. Der modulare Chiplet-basierte Ansatz verlängert den Produktlebenszyklus von Hochleistungsrechnern, reduziert den Energieverbrauch und unterstützt klimafreundliche Mobilitätstechnologien.